【TechWeb】台积电已正式确认，其备受期待的 2 纳米 N2 制程于 2025 年第四季度进入量产阶段。这一消息标志着台积电在先进制造领域再度取得重大里程碑，也预示着全球芯片产业即将迈入性能更强、能效更高的全新时代。
根据台积电官网“逻辑制程（Logic Technology）”页面的最新更新，N2 制程的状态已由此前的“开发按计划推进并取得良好进展”，正式变更为量产状态。该页面最后更新时间为 12 月 16 日，明确显示 N2 已如期进入规模化生产阶段。
N2 是台积电首个采用纳米片（Nanosheet）结构的 GAA（环绕栅极，Gate-All-Around）晶体管制程节点，被普遍视为半导体设计与制造领域的一次革命性飞跃。台积电表示，N2 在晶体管密度与能效方面均处于行业领先水平，可在整个制程平台上实现显著的性能提升与功耗优化。
与上一代 N3E 制程相比，N2 在多项核心指标上实现了实质性突破：晶体管密度提升约 1.15 倍，功耗可降低 24% 至 35%，性能提升约 15%。此外，N2 的 SRAM 密度达到 37.9 Mb/mm²，刷新行业纪录，为高性能计算和人工智能应用构建了更为强大的硬件基础。
作为台积电目前最先进的制造技术，N2 同样伴随着高昂的成本。业内消息称，N2 初期的晶圆代工价格可能高达每片约 3 万美元，折合人民币超过 20 万元。这意味着只有资金实力最雄厚的头部厂商，才能在早期大规模采用 N2 制程，也进一步巩固了台积电在先进制程代工市场中的领先地位。
在先进制程竞争中，一个颇具看点的变化是“首发客户”格局的转变。长期以来，苹果凭借强大的资金实力和巨大的出货需求，往往成为台积电最新制程的首位采用者。按照惯例，N2 原本极有可能被用于 2026 年的 iPhone 18 系列。
但这一次，AMD 抢占了先机。AMD 的 Zen 6 处理器家族（代号“Venice”）将成为首个采用台积电 2 纳米制程的产品线。今年 4 月，AMD 宣布其第六代 AMD EPYC（霄龙）处理器将基于台积电 2 纳米工艺打造，AMD 首席执行官苏姿丰也与台积电董事长兼 CEO 魏哲家同台展示了 EPYC 晶圆，充分体现了双方紧密而深入的合作关系。
